Ein Master-Slave-Flipflop besteht aus zwei solchen RS-Einheiten, die Ausgänge der ersten sind die Eingänge der zweiten - und für das zweite Flipflop wird der Enable-Eingang invertiert.
Das erste Flipflop ist der "Master", seine RS-Eingänge heißen jetzt J und K, der Enable-Eingang heißt jetzt Ck (Clock = Takt).
Der Master nimmt also die Daten an, verarbeitet sie nach seiner Art und gibt die Egebnisse an den das zweite Flipflop, seinen "Slave" weiter, dessen Ausgänge heißen Q1 und Q2 und beide Eingänge = "0" - das ist kein Problem!
Die Konstruktion bedeutet, dass Q1 und Q2 nie gleich sind!
Dies ist also der perfekte Datenspeicher:
J=1 und K=0 gibt Q1 = 1 und Q2 = 0.
Umgekehrt
J=0 und K=1 gibt Q1 = 0 und Q2 = 1.
Und zwar dann, wenn das zweite Flipflop"sein Enable" hat also im Moment des Taktwechsels!
Bei J=0 und K=0 bleiben Q1 und Q2 unverändert,
ebenso bei J=1 und K=1.
Eigentlich ist das ja Verschwendung, lässt sich mit dieser letzten Eingangsmöglichkeit nichts weiter anstellen?
weiter